Elettronica Digitale
Ing. Massimo Barbaro
Corso di laurea in Ingegneria Elettronica
Nuovo Ordinamento Didattico
Anno Accademico: 2009-10
Ore di lezione: 41 ore
Ore di esercitazione: 9 ore
Esame: scritto e orale

Ultimo Aggiornamento: 21-Jan-2010 10:25

Programma
Introduzione ai sistemi digitali

Sistemi digitali - Rappresentazione dei numeri - Richiami sull'algebra di Boole - Evoluzione della tecnologia del silicio - Legge di Moore
Linguaggio verilog
Concetto di modulo – Operatori – Descrizioni strutturali, dataflow ed algoritmiche – Net e register – Concetto di testbench

Inverter CMOS

Caratteristica di trasferimento statica (VTC) – Margini di rumore – Fan-in e Fan-out – Layout - Caratteristiche dinamiche (tempo di propagazione) – Dissipazione di potenza – Simulazione spice e verilog
Logica combinatoria
Logiche statiche (CMOS, pseudo-NMOS, pass-transistor) – Logiche dinamiche (concetto di base, domino, np-CMOS) - Tri-state – Simulazione e descrizione di blocchi combinatori in linguaggio Verilog – Simulazione Spice
Logica sequenziale
Bistabilità - Latch e flip-flop – Simulazione e descrizione Verilog di blocchi sequenziali – Implementazione CMOS statica – Implementazione CMOS dinamica
Memorie a semiconduttore
Classificazione delle memorie – Architetture di memorie – ROM – RAM – RAM non volatili – Circuiti base (elemento di memoria, sense amplifier) – Descrizione Verilog

Testi di Riferimento
J. M. Rabaey, A. Chandrakasan, B. Nicolic - "Circuiti Integrati Digitali 2e" - Pearson Education Italial - ISBN 887192231X (in italiano) - Sito in inglese con materiale di consultazione

Materiale di Riferimento
Software
SwitcherCAD III (Spice con schematic entry):http://www.linear.com/designtools/softwareRegistration.jsp
ModelSim (Simulatore Verilog): http://www.xilinx.com/ise/optional_prod/mxe.htm
E' disponibile un CD in portineria del Padiglione B. L'utilizzo del simulatore verilog (Modelsim) richiede però, seppure completamente gratuito, la registrazione presso il sito del venditore e la richiesta di un file di licenza. Tale file di licenza è legato al numero seriale del hard disk del pc su cui volete utilizzare il software, quindi, nel caso voleste utilizzarlo su un nuovo pc, dovreste richiedere una nuova licenza.
Le istruzioni sull'installazione del software e la richiesta della licenza sono disponibili nel CD.
Verranno forniti, durante il corso, due tutorial sull'uso dei simulatori spice e verilog.
Manuali e Tutorial
Verilog:
Risorse VERILOG in rete (in inglese)
Tutorial VERILOG in rete (in inglese)
Evita VERILOG (richiede registrazione ma è gratuito)

Lucidi di Lezione

File

Aggiornamento
Dimensione
Descrizione
ED_TEO_01_intro.pdf
23/09/2009
1.63 MB
Introduzione
ED_TEO_02_porte.pdf
23/09/2009
118 KB
Porte Logiche
ED_TEO_03_cmos.pdf
23/09/2009
1.71 MB
Processo CMOS
ED_TEO_04_inverter.pdf
23/09/2009
636 KB
Inverter CMOS
ED_TEO_05_comb_cmos.pdf
23/09/2009
1.04 MB
Logica combinatoria (CMOS)
ED_TEO_06_verilog.pdf
17/11/2009
339 KB
Introduzione al verilog
ED_TEO_07_comb_verilog.pdf
17/11/2009
266 KB
Logica combinatoria (verilog)
ED_TEO_08_simulazione.pdf
17/11/2009
155 KB
Simulazione in verilog.
ED_TEO_09_seq_cmos.pdf
07/12/2009
432 KB
Logica sequenziale in CMOS.
ED_TEO_10_seq_verilog.pdf
07/12/2009
221 KB
Logica sequenziale in verilog.
ED_TEO_11_mem.pdf
07/12/2009
254 KB
Memorie.
Materiale (esercizi)

File

Aggiornamento
Dimensione
Descrizione
ED_MAT_INSTALLAZIONE_MXE.pdf
23/09/2009
48 KB
Istruzioni installazione Modelsim MXE
ED_MAT_LTSPICE_TUTORIAL.zip
23/09/2009
696 KB
Tutorial LTSpice, contiene un tutorial sull'uso del software per simulare circuiti digitali.
ED_ESE_01_TESTO.pdf
23/09/2009
130 KB
Testo della prima esercitazione.
ED_ESE_01.zip
02/11/2009
1.88 MB
Soluzione della prima esercitazione.
ED_ESE_02_TESTO.pdf
26/10/2009
136 KB
Testo della seconda esercitazione.
ED_ESE_03_TESTO.pdf
26/10/2009
131 KB
Testo della terza esercitazione.
ED_ESE_04_TESTO.pdf
26/10/2009
134 KB
Testo della quarta esercitazione.
ED_ESE_05_TESTO.pdf
26/10/2009
120 KB
Testo della quinta esercitazione.
ED_MAT_COMPITINI_1.pdf
27/10/2009
597 KB
Raccolta di prime prove intermedie degli scorsi anni .
ED_MAT_ESERCIZI_CIRCUITI.pdf
27/10/2009
709 KB
Raccolta di prove di esame degli anni scorsi (solo esercizi sui circuiti).
ED_ESE_02.zip
02/11/2009
788 KB
Soluzione seconda esercitazione.
ED_ESE_03.zip
05/11/2009
739 KB
Soluzione terza esercitazione.
ED_ESE_04.zip
06/11/2009
417 KB
Soluzione quarta esercitazione.
ED_ESE_05.zip
06/11/2009
365 KB
Soluzione quinta esercitazione.
ED_MAT_primo_compitino_091113.pdf
18/11/2009
438 KB
Soluzione della prima prova in itinere.
ED_ESITI_091113.pdf
01/12/2009
196 KB
Esiti della prima prova in itinere.
ED_ESE_06.zip
03/12/2009
97 KB
Esercitazione 6 (verilog, stile strutturale e dataflow)
ED_ESE_07.zip
03/12/2009
152 KB
Esercitazione 7 (verilog, stile algoritmico)
ED_ESE_08.zip
10/12/2009
263 KB
Esercitazione 8 (logica sequenziale dinamica)
ED_ESE_09.zip
16/12/2009
133 KB
Esercitazione 9 (logica sequenziale in verilog)
ED_ESE_10.zip
16/12/2009
293 KB
Esercitazione 10 (memorie CMOS e verilog)
ED_MAT_COMPITINI_2.pdf
16/12/2009
685 KB
Raccolta di seconde prove intermedie degli scorsi anni.
ED_MAT_ESERCIZI_VERILOG.pdf
16/12/2009
421 KB
Raccolta di seconde prove di esame degli anni scorsi (solo esercizi sul verilog).
ED_MAT_secondo_compitino_100108.pdf
15/01/2010
426 KB
Soluzione della seconda prova in itinere.
ED_ESITI_100108.pdf
18/01/2010
234 KB
Esiti della seconda prova in itinere.
Orario Lezioni

Giorno

Ora
Aula
Giovedì
16-18
B0
Venerdì
14-17
Z
Orario ricevimento studenti

Giorno

Ora
Luogo
Per appuntamento (via email).
Date Prove Intermedie
Regole d'esame
E' necessario iscriversi ON_LINE!

Prova

Data
Ora
Aula

Prima prova intermedia

13/11/2009

14:00

B0 e B1

Seconda prova intermedia

08/01/2010

14:00

B0 e B1

AVVISI

DATA

INFO
23/09/2009
L'orario sarà quello indicato nel sito del DIEE. Il corso prevede un totale di 50 ore di lezione svolte in circa 10 settimane. Durante la prima lezione verrano spiegate in dettaglio la struttura del corso e le modalità di esame che prevederà comunque la possibilità di sostenere due prove intermedie.
23/09/2009
Il materiale viene aggiornato ogni anno sia per aggiungere materiale che per correggere errori e refusi. Si consiglia di scaricare i lucidi di lezione man mano che verranno inseriti nel sito e di non utilizzare i lucidi degli anni passati. La cadenza di pubblicazione sarà il più possibile regolare, compatibilmente col fatto che il materiale verrà modificato durante lo svolgimento del corso e si cercherà di fornire le slide in anticipo rispetto alla lezione.
23/09/2009
E' stata attivata la mailing list del corso. Tutte le informazioni e gli avvisi riguardanti orario, aule, date dei compitini ecc. saranno postate sulla lista, si consiglia quindi vivamente l'iscrizione a tutti coloro intenzionati a seguire regolarmente. Non sarà possibile inviare propri post se non si è iscritti. Tutte le domande di chiarimenti e spiegazione DEVONO RIGOROSAMENTE essere postate in lista e non mandate direttamente al docente, in modo che le risposte siano fruibili da tutti. Siete invitati comunque a partecipare attivamente alla lista di discussione, proponendo eventualmente soluzioni personali ai quesiti, oppure suggerimenti e proposte.
Per iscriversi collegarsi http://liste.unica.it/mailman/listinfo/esd1. E' necessario inserire il proprio indirizzo email e poi rispondere alla mail di conferma che si riceverà. Esiste un archivio della mailing list consultabile liberamente (anche se non si è iscritti) su http://liste.unica.it/pipermail/esd1.
23/09/2009
Sono stati messi in rete i moduli 1, 2, 3, 4 e 5 dei lucidi e i tutorial sull'uso dei software LTspice (SwitchherCAD).
23/09/2009
Come da orario pubblicato sul sito del DIEE, le lezioni del corso inizieranno giovedì 01/10/2009 alle ore 16. Le lezioni si terranno in aula B0 ogni giovedì, dalle 16 alle 18, ed ogni venerdì dalle 14 alle 17.
26/09/2009
Nei giorni scorsi i link al materiale da scaricare non erano funzionanti. Ora il problema è stato risolto. Segnalatemi altri eventuali malfunzionamenti.
26/09/2009

Per un disguido, sul sito della facoltà è stato pubblicato l'orario dello scorso anno. In realtà, le lezioni del III anno, il giovedì, sono le seguenti:

14:00-16:00 Campi 1
16:00-18:00 Elettronica Digitale
18:00-20:00 Elettronica 1

L'orario ufficiale verrà corretto appena possibile.

26/09/2009

Pare che la mailing-list sia temporaneamente non funzionante a causa di un problema con il server. Mi informerò e darò comunicazione sul sito non appena i problemi saranno risolti.

29/09/2009

Il problema della mailing-list è risolto. Per inviare delle email in lista bisogna scrivere al nuovo indirizzo esd1 (*AT*) liste.unica.it.

29/09/2009

Vi segnalo che da diversi mesi, a causa dei lavori di realizzazione del nuovo edificio in via Is Maglias, il mio telefono non è funzionante. Sono stato informato che i tempi di riparazione potrebbero essere lunghi quindi vi invito a contattarmi esclusivamente per email o tramite la lista.

07/10/2009

La lezione del venerdì pomeriggio, da questa settimana compresa in poi, è stata spostata in aula Z.

07/10/2009

Le prossime due settimane di lezione (compresa questa) tratteremo argomenti del modulo 3 e del modulo 4, passando dall'uno all'altro in modo non sequenziale. Vi suggerisco quindi di portare a lezione entrambi i moduli.

09/10/2009

Nella settimana dal 12 al 16 Ottobre ci sarà uno scambio fra le ore del mercoledì del corso di Elettronica 1 e le ore del venerdì del corso di Elettronica Digitale.
Mercoledì 14 Ottobre, dalle 14 alle 17, ci sarà lezione, in aula B0, di Elettronica Digitale (al posto di Elettronica 1). Viceversa, venerdì 16 Ottobre, dalle 14 alle 17, in aula Z, ci sarà lezione di Elettronica 1.

09/10/2009

Da oggi è possibile iscriversi al primo compitino, cliccando qui oppure sull'apposito link nella sezione Prove Intermedie. L'iscrizione è obbligatoria per ragioni logistiche di preparazione dell'aula e dei compitini. La scadenza per le iscrizioni è fissata per DOMENICA 01/11/2009. Chi non risulterà iscritto per quella data NON POTRA' sostenere il compitino. Siete quindi pregati di provvedere all'iscrizione quanto prima.

14/10/2009

E' in rete il testo della prima esercitazione che svolgeremo in parte forse già da domani. Le esercitazioni e le loro soluzioni si trovano nella sezione Materiale.

26/10/2009

E' in rete il la soluzione della prima esercitazione.

26/10/2009

Dato che il prossimo venerdì sarà vacanza e perderemo 3 ore importanti in vista del compitino, è stato organizzato uno scambio di ore con Elettronica 1. Perciò, Giovedì 29 Ottobre si farà lezione di Elettronica Digitale dalle 16 alle 20 e Mercoledì 4 Novembre ci sarà lezione di Elettronica Digitale dalle 16 alle 17. Le ore saranno restituite al corso di Elettronica 1 dopo la pausa per le prove intermedie, in data da definire.

26/10/2009

E' in rete il testo della seconda esercitazione che verrà svolta contestualmente (portatela con voi giovedì) alla spiegazione della teoria del modulo 5.

26/10/2009

Sono in rete i testi delle esercitazioni 3,4 e 5 che verranno svolta contestualmente (portatela con voi la prossima settimana) alla spiegazione della teoria del modulo 5.

26/10/2009

Sono in rete una raccolta di prime prove intermedie e una raccolta di prove d'esame (esericizi sui circuiti) degli anni scorsi.

02/11/2009

Il file con la soluzione dell'Esercitazione 1 è stato aggiornato perché mancava una figura nella spiegazione del metodo con cui si ricava il circuito a partire dal layout.

02/11/2009

E' in rete la soluzione dell'Esercitazione 2 che vedremo insieme mercoledì prossimo.

03/11/2009

Il termine per le iscrizioni per il primo compitino è scaduto.

05/11/2009

E' in rete la soluzione dell'Esercitazione 3.

05/11/2009

La prova intermedia si terrà nella aule B0 e B1 anzi che in aula Z come precedentemente segnalato. Visto che l'aula B1 ha le sedie con ribaltine, le persone mancine sono pregate di contattarmi per email (indicando nome, cognome e matricola) in modo che gli possa essere assegnato un posto in B0 oppure in B1 ma su una sedia con ribaltina per mancini. Chi non comunicasse per tempo (entro giovedì mattina) l'informazione, potrà trovarsi a svolgere il compito in una sedia con ribaltina per destri senza possibilità di essere spostato.

06/11/2009

In rete le soluzioni dell'Esercitazione 4 e 5.

17/11/2009

In rete i moduli 6, 7 e 8.

17/11/2009

Il venerdì della prossima settimana, ossia Venerdì 27/11, la lezione di Elettronica Digitale sarà sostituita da una lezione di Elettronica 1.

18/11/2009

E' in rete la soluzione della prima prova in itinere. Si noti che i compiti erano diversi ela soluzione è quindi indicativa del metodo di risoluzione (uguale per tutti i compiti) e della complessità (uguale per tutti). I risultati numerici, gli schemi circuitali e le tabelle di verità del compito che avete svolto possono poi essere leggermente differenti da quanto troverete nella soluzione.

25/11/2009

Compiti corretti: 88/88. Questo pomeriggio gli esiti.

01/12/2009

Esiti online.

10/12/2009

In rete i moduli 9, 10 e 11 e l'esercitazione 8.

10/12/2009

Mi è stato detto che la procedura di iscrizione al secondo compitino non funzionava correttamente. Adesso dovrebbe essere tutto a posto. Dal tipo di errore ritengo che nessuno sia riuscito ad iscriversi finora. Se qualcuno invece lo avesse fatto, però, l'eventuale iscrizione è andata persa e andrà rifatta. Segnalatemi eventuali altri malfunzionamenti. Scusate per il disguido.

14/12/2009

Giovedì prossimo, il 17 Dicembre, si terrà un seminario divulgativo sulle attività del progetto LifeHand, progetto di cui forse avete sentito parlare nelle ultime settimane sui media nazionali. Il progetto LifeHand, che coinvolge, fra gli altri, due gruppi di ricerca italiani e precisamente l'ARTS Lab della Scuola Superiore Sant'Anna di Pisa e il BRBL dell'Università Campus Biomedico di Roma, aveva come obiettivo la realizzazione di una mano bionica e la sperimentazione sull'uomo della possibilità di controllare tale mano tramite elettrodi impiantati nel sistema nervoso periferico. Il laboratorio di Microelettronica del DIEE è stato coinvolto in un side-project (chiamato Safehand) di tale attività il cui obiettivo era la miniaturizzazione dell'elettronica di interfaccia della mano e collabora tuttora con il gruppo pisano e quello romano sia nella realizzazione del hardware che nello sviluppo di algoritmi per l'interpretazione dei segnali neurali.
Il seminario si terrà giovedì 17 Dicembre, dalle ore 16 alle 18 (circa) in aula B0, al posto delle ore di Elettronica Digitale. Parleranno il Dott. Ing. Antonella Benvenuto del Biomedical Robotics and Biomicrosystems Lab dell'Università Campus Biomedico di Roma e il Dott. Ing. Jacopo Carpaneto del Advanced Robotics Technology and System Lab della Scuola Superiore Sant'Anna di Pisa. Gli argomenti trattati riguarderanno una descrizione delle sperimentazioni cliniche fatte sul paziente, la tecnologia per la realizzazione degli elettrodi impiantabili e le tecniche di analisi dei segnali neurali per la estrapolazioe dell'intenzione di movimento del paziente.

Trattandosi di un seminario dal taglio divulgativo e senza esame finale non sarà possibile attribuire crediti didattici ma gli argomenti sono interessanti e siete tutti invitati a partecipare.

Per maggiori informazioni su LifeHand:
http://tv.repubblica.it/copertina/ricerca-italiana-ecco-la-mano-bionica/39727?video
http://www.corriere.it/scienze_e_tecnologie/09_dicembre_01/mano-bionica-dialoga-cervello_6e6b8734-deb5-11de-b977-00144f02aabc.shtml

14/12/2009

A causa del seminario e di uno scambio di ore con il corso di Misure Elettroniche, le lezioni di questa settimana si svolgeranno nei seguenti orari:

Mercoledì 16/12, ore 19:00-20:00, Aula B0
Venerdì 18/12, ore 16:00-19:30, Aula Z

16/12/2009

In rete: Esercitazione 9 e 10, raccolta di seconde prove intermedie e raccolta di compiti sul verilog.

15/01/2010

In rete la soluzione della prova in itinere. Gli esiti saranno online lunedì mattina.

15/01/2010

Sul sito del Dipartimento, alla sezione Studenti, è possibile iscriversi alla prova regolare del 20/01/2010 (aula B0, ore 15:00). Gli esiti saranno pubblicati entro lunedì, quindi in tempo per decidere se iscriversi o meno alla prova.

18/01/2010

Esiti della seconda prova intermedia. Registrazione dei voti Mercoledì 20/01/2010, ore 15:30, aula B0 (durante il compito). Il voto può comunque essere registrato per appuntamento fino a tutto Febbraio 2010. Da Marzo 2010 oppure se ci si presenta ad una qualunque prova scritta (che si consegni o meno) il voto del compitino sarà considerato decaduto.

18/01/2010

Per gli appelli regolari, si consulti l'apposita sezione del sito (Esami, dal menu a sinistra). Sarà possibile iscriversi dalla sezione Studenti del sito del DIEE.

18/01/2010

Tenuto conto che il primo appello regolare disponibile è questo mercoledì, quindi c'è stato poco tempo rispetto alla pubblicazione degli esiti, solo per il prossimo appello (20/01/2010) sarà possibile presentarsi SENZA perdere il diritto al voto conseguito con i compitini. Alla fine della prova si potrà decidere se consegnare (perdendo il voto dei compitini) oppure non consegnare e conservare il voto dei compitini.

21/01/2010

Gli esiti della prova del 20/01/2010 sono stati pubblicati nella Sezione ESAMI del sito, da ora in poi tutte le comunicazioni riguardanti gli esami verranno pubblicate in quella sezione.